一、芯片封測(cè)是什么意思
芯片封測(cè)，全稱是芯片封裝測(cè)試，芯片封裝測(cè)試是將生產(chǎn)出來的合格晶圓進(jìn)行切割、焊線、塑封，使芯片電路與外部器件實(shí)現(xiàn)電氣連接，并為芯片提供機(jī)械物理保護(hù)，并利用集成電路設(shè)計(jì)企業(yè)提供的測(cè)試工具，對(duì)封裝完畢的芯片進(jìn)行功能和性能測(cè)試。
二、芯片封測(cè)有技術(shù)含量嗎
芯片的生產(chǎn)過程嚴(yán)格意義上來講分為了三步，設(shè)計(jì)、生產(chǎn)和封測(cè)，每一步都是非常重要的，生產(chǎn)出的晶圓，如果沒有經(jīng)歷封測(cè)這一步驟，那么就是個(gè)半成品，根本無法使用。
芯片封測(cè)有一定的技術(shù)含量，但相對(duì)于芯片設(shè)計(jì)和芯片制造來說，技術(shù)含量和對(duì)技術(shù)的要求較低，但是隨著摩爾定律接近極限，或許未來將有更先進(jìn)的封測(cè)技術(shù)發(fā)展。
三、芯片封測(cè)廠商技術(shù)布局分析
對(duì)于芯片封測(cè)廠商來說，發(fā)展先進(jìn)封裝技術(shù)是提升芯片性能的重要途徑，這就需要高密度、大帶寬的先進(jìn)封裝技術(shù)提供硬件支持，其中需要的技術(shù)主要有：
1、SiP（系統(tǒng)級(jí)封裝技術(shù)）
系統(tǒng)級(jí)封裝（SiP）技術(shù)是通過將多個(gè)裸片（Die）及無源器件整合在單個(gè)封裝體內(nèi)的集成電路封裝技術(shù)。在后摩爾時(shí)代，系統(tǒng)級(jí)封裝（SiP）技術(shù)可以幫助芯片成品增加集成度、減小體積并降低功耗。
2、RDL（晶圓重布線技術(shù)）
RDL（ReDistribution Layer）重布線層，起著XY平面電氣延伸和互聯(lián)的作用。RDL工藝的出現(xiàn)和演變也和TSV等先進(jìn)封裝其他工藝一樣，是一個(gè)不斷演變與進(jìn)化的過程，RDL工藝的誕生，已經(jīng)為先進(jìn)封裝中的異質(zhì)集成提供了操作上的基礎(chǔ)。
3、Bumping（晶圓凸點(diǎn)工藝）
Bumping技術(shù)通過在芯片表面制作金屬凸塊提供芯片電氣互連的“點(diǎn)”接口，反應(yīng)了先進(jìn)制程以“點(diǎn)替代線”的發(fā)展趨勢(shì)，廣泛應(yīng)用于FC、WLP、CSP、3D等先進(jìn)封裝。它提供了芯片之間、芯片和基板之間的“點(diǎn)連接”，由于避免了傳統(tǒng)Wire Bonding向四周輻射的金屬“線連接”，減小了芯片面積（封裝效率100%），此外凸塊陣列在芯片表面，引腳密度可以做得很高，便于滿足芯片性能提升的需求
4、Fan-in/out（扇入/扇出式封裝）
扇出（Fan-Out）的概念是相對(duì)于扇入（Fan-In）而言的，兩者都遵循類似的工藝流程。當(dāng)芯片被加工切割完畢之后，會(huì)放置在基于環(huán)氧樹脂模制化合物的晶圓上，這被稱為重構(gòu)晶圓。然后，在模制化合物上形成再分布層（RDL）。
